Chipontwerp is een van de ontwikkelingsprioriteiten van elk land, en de uitbreiding van de Chinese chipontwerpindustrie zal de afhankelijkheid van mijn land van buitenlandse chips helpen verminderen. In eerdere artikelen introduceerde de redacteur ooit de voorwaartse en achterwaartse stroom van chipontwerp en de vooruitzichten van chipontwerp. In dit artikel zal de redacteur u het eigenlijke hoofdstuk over het chipontwerp voorstellen: de optimalisatie en realisatie van het stroomverbruik van de klokboom in het ontwerp van de RFID-chip.
1 Overzicht
UHF RFID is een UHF-chip voor radiofrequentie-identificatie. De chip neemt een passieve voedingsmodus aan: na ontvangst van de draagkracht, genereert de RF-front-end-eenheid een Vdd-voedingssignaal om de hele chip te laten werken. Vanwege de beperkingen van het voedingssysteem kan de chip geen grote stroomaandrijving genereren, dus het ontwerp met een laag stroomverbruik is een belangrijke doorbraak geworden in het chipontwikkelingsproces. Om ervoor te zorgen dat het digitale circuitonderdeel zo min mogelijk stroomverbruik produceert, in het ontwerpproces van de digitale logische schakeling, naast het vereenvoudigen van de systeemstructuur (eenvoudige functies, bevat alleen de coderingsmodule, decoderingsmodule, module voor het genereren van willekeurige getallen, klok , resetmodule, geheugenbesturingseenheid Evenals de algehele besturingsmodule), wordt asynchroon circuitontwerp overgenomen in het ontwerp van sommige circuits. In dit proces zagen we dat, omdat de klokkenboom een groot deel van het stroomverbruik van de digitale logica verbruikt (ongeveer 30% of meer), het verminderen van het stroomverbruik van de klokboom ook een vermindering van het stroomverbruik van de digitale logica en de kracht van de hele tag-chip. Een belangrijke stap voor consumptie.
2 Samenstelling van chipvermogen en methoden om het stroomverbruik te verminderen
2.1 De samenstelling van het stroomverbruik
Figuur 1 Samenstelling van het stroomverbruik van de chip
Dynamisch stroomverbruik omvat voornamelijk het stroomverbruik door kortsluiting en het wisselstroomverbruik, de belangrijkste componenten van het stroomverbruik van dit ontwerp. Het kortsluitstroomverbruik is het interne stroomverbruik, dat wordt veroorzaakt door de onmiddellijke kortsluiting veroorzaakt doordat de P-buis en de N-buis op een bepaald moment in het apparaat worden ingeschakeld. Het stroomverbruik van de omzet wordt veroorzaakt door het opladen en ontladen van de laadcapaciteit aan de uitgang van het CMOS-apparaat. Het stroomverbruik bij lekkage omvat voornamelijk het stroomverbruik dat wordt veroorzaakt door lekkage onder de drempelwaarde en door lekkage van de poort.
Tegenwoordig zijn de twee belangrijkste bronnen van stroomverbruik: capaciteitsconversie en subdrempellekkage.
2.2 Belangrijkste methoden om het stroomverbruik te verminderen
Figuur 2 Belangrijkste methoden om het stroomverbruik van de chip te verminderen
2.2.1 Verlaag de voedingsspanning Vdd
Voltage Island: verschillende modules gebruiken verschillende voedingsspanningen.
Spanningsschaling op meerdere niveaus: er zijn meerdere spanningsbronnen in dezelfde module. Schakel tussen deze spanningsbronnen volgens verschillende toepassingen.
Dynamic Voltage Frequency Scaling: de verbeterde versie van "multi-level voltage aanpassing", die de spanning dynamisch aanpast aan de werkfrequentie van elke module.
AdapTIve Voltage Scaling: een verbeterde versie van DVFS die een feedbackcircuit gebruikt dat het circuitgedrag kan volgen om de spanning adaptief aan te passen.
Subdrempelcircuit (het ontwerp is moeilijker en valt nog steeds binnen het bereik van academisch onderzoek)
2.2.2 Verminder frequentie f en omloopsnelheid A
Code-optimalisatie (extraheren van gemeenschappelijke factoren, hergebruik van bronnen, operand isolaTIe, serieel werk om piekstroomverbruik te verminderen, enz.)
Gated klok
Strategie met meerdere klokken
2.2.3 Verminder belastingscapaciteit (CL) en transistorafmeting (Wmos)
Verminder opeenvolgende eenheden
Spaanoppervlak en schaalverkleining
Proces upgraden
2.2.4 Lekstroom verminderen Iek
Regeldrempelspanning (drempelspanning) (drempelspanning ↑ lekstroom ↓ bij gebruik van MTCMOS, VTCMOS, DTCMOS)
Regel de poortspanning (Gate Voltage) (door de gate-source spanning te regelen om de lekstroom te regelen)
Transistorstapel (sluit redundante transistors in serie aan, verhoog de weerstand om de lekstroom te verminderen)
Gated power supply (Power GaTIng of PSO) (als de module niet werkt, schakel dan de stroom uit om de lekstroom effectief te verminderen)
3 Optimalisatie van het stroomverbruik van de klokboom in RFID-chip
Als de chip aan het werk is, is een groot deel van het stroomverbruik te danken aan de omzet van het kloknetwerk. Als het kloknetwerk groot is, zal het stroomverlies dat door dit onderdeel wordt veroorzaakt erg groot zijn. Van de vele low-power-technologieën heeft de gated clock het sterkste remmende effect op het stroomverbruik en het interne stroomverbruik. In dit ontwerp bespaart de combinatie van multi-level gated clock-technologie en een speciale klokboomoptimalisatiestrategie een groot deel van het stroomverbruik. Dit project gebruikte een verscheidenheid aan optimalisatiestrategieën voor energieverbruik in het logische ontwerp en probeerde enkele methoden in de back-end-synthese en fysiek ontwerp. Door verschillende stroomoptimalisatie en iteraties aan de voor- en achterkant, werd het ontwerp van de logische code en het minimale stroomverbruik gevonden Geïntegreerde benadering.
4.1 Handmatig klokpoorten toevoegen in RTL-fase
Figuur 3 Schematisch diagram van een gated klok
module data_reg (En, Data, clk, uit)
invoer En, clk;
input [7: 0] gegevens;
output [7: 0] uit;
altijd @ (posedge clk)
if (En) uit = Gegevens;
endmodule
Het doel van deze fase is hoofdzakelijk tweeledig: de eerste is om een gated klokeenheid toe te voegen om de omloopsnelheid te regelen en het dynamische stroomverbruik redelijker te verminderen volgens de waarschijnlijkheid van de klokomzet van elke module. De tweede is om zoveel mogelijk een kloknetwerk te maken met een gebalanceerde structuur. Het kan worden gegarandeerd dat sommige klokbuffers kunnen worden toegevoegd in de synthesefase van de back-end klokboom om het stroomverbruik te verminderen. De ICG-eenheid (Integrated Gating) in de gieterijcelbibliotheek kan direct worden gebruikt in het daadwerkelijke codeontwerp.
4.2 De tools in de synthesefase worden in de geïntegreerde poort gestoken
Figuur 4 Gated klokinvoeging tijdens logische synthese
# Stel klokpoortopties in, max_fanout standaard is onbeperkt
set_clock_gating_style -sequentiële_celvergrendeling \
-positive_edge_logic {geïntegreerd} \
-control_point voor \
-control_signalscan_enable
#Maak een meer gebalanceerde klokboom door "always enabled" ICG's in te voegen
stel power_cg_all_registers waar in
stel power_remove_redundant_clock_gates waar in
lees_db ontwerp.gtech.db
huidige_design top
link
bronontwerp.cstr.tcl
# Plaats klokpoorten
insert_clock_gating
compileren
#Genereer een rapport over ingevoegde klokpoorten
report_clock_gating
Het doel van deze fase is om de geïntegreerde tool (DC) te gebruiken om automatisch de gated unit in te voegen om het stroomverbruik verder te verminderen.
Opgemerkt moet worden dat de parameterinstellingen voor het invoegen van ICG, zoals maximale fan-out (hoe groter de fan-out, hoe meer energiebesparing, hoe evenwichtiger de fan-out, hoe kleiner de scheefheid, afhankelijk van het ontwerp, zoals weergegeven in de afbeelding), en de instelling van de parameter minimum_bitwidth. Bovendien is het nodig om een normaal open ICG in te voegen voor complexere poortbesturingsstructuren om de kloknetwerkstructuur evenwichtiger te maken.
4.3 Stroomverbruik optimaliseren in de synthesefase van de klokkenboom
Figuur 5 Vergelijking van twee klokboomstructuren (a): dieptetype met meerdere niveaus; (b): flat-type met enkele niveaus
Introduceer eerst de invloed van de uitgebreide parameters van de klokboom op de structuur van de klokboom:
Skew: Clock skew, het algemene doel van de klokkenboom.
Invoegvertraging (Latency): De totale vertraging van het klokpad, gebruikt om de toename van het aantal niveaus van de klokboom te beperken.
Max. Doel: de maximale conversietijd beperkt het aantal buffers dat kan worden aangestuurd door de buffer van het eerste niveau.
Max Capacitance Max Fanout: De maximale belastingscapaciteit en maximale fanout beperken het aantal buffers dat kan worden aangestuurd door de buffer van het eerste niveau.
Het uiteindelijke doel van klokboomsynthese in algemeen ontwerp is het verminderen van klokafwijking. Door het aantal niveaus te verhogen en elk niveau van fanout te verminderen, worden meer buffers geïnvesteerd en wordt de latentie van elk klokpad nauwkeuriger in evenwicht gebracht om een kleinere skew te verkrijgen. Maar voor ontwerp met laag vermogen, vooral wanneer de klokfrequentie laag is, zijn de timingvereisten niet erg hoog, dus het is te hopen dat de schaal van de klokboom kan worden verkleind om het dynamische stroomverbruik van de schakeling te verminderen dat wordt veroorzaakt door de klokboom. Zoals getoond in de figuur, kan de grootte van de klokboom effectief worden verkleind door het aantal niveaus van de klokboom te verminderen en de uitwaaiering te vergroten. Echter, vanwege de vermindering van het aantal buffers, een klokboom met een kleiner aantal niveaus dan een meervoudige klokboom. Balanceer de latentie van elk klokpad gewoon ruwweg en krijg een grotere scheeftrekking. Het is duidelijk dat met het doel om de schaal van de klokboom te verkleinen, de synthese van de klokboom met laag vermogen ten koste gaat van het vergroten van een bepaalde scheeftrekking.
Specifiek voor deze RFID-chip gebruiken we het TSMC 0.18um CMOS LOGIC / MS / RF-proces en de klokfrequentie is slechts 1.92M, wat erg laag is. Op dit moment, wanneer de klok wordt gebruikt voor de synthese van de klokboom, wordt de lage klok gebruikt om de schaal van de klokboom te verkleinen. De synthese van de klokboom van het stroomverbruik stelt voornamelijk de beperkingen van scheefheid, latentie en overgang in. Aangezien het beperken van de fanout het aantal klokboomniveaus verhoogt en het stroomverbruik verhoogt, is deze waarde niet ingesteld. De standaardwaarde in de bibliotheek. In de praktijk hebben we 9 verschillende klokboombeperkingen gebruikt, en de beperkingen en uitgebreide resultaten worden weergegeven in tabel 1.
5 Conclusie
Zoals getoond in tabel 1, is de algemene trend dat hoe groter de doel-scheefheid is, hoe kleiner de uiteindelijke klokboomgrootte, hoe kleiner het aantal klokboombuffers en hoe kleiner het overeenkomstige dynamische en statische stroomverbruik. Dit zal de klokkenboom redden. Het doel van consumptie. Het kan worden gezien dat wanneer de target skew groter is dan 10ns, het stroomverbruik in principe niet verandert, maar de grote skew-waarde zal leiden tot een verslechtering van de hold-timing en het aantal buffers dat wordt ingebracht bij het repareren van de timing, dus een er moet een compromis worden gesloten. Uit de grafiek zijn Strategie 5 en Strategie 6 de geprefereerde oplossingen. Als bovendien de optimale skew-instelling is geselecteerd, kunt u ook zien dat hoe groter de Max-overgangswaarde is, hoe lager het uiteindelijke stroomverbruik is. Dit kan worden begrepen als hoe langer de overgangstijd van het kloksignaal, hoe kleiner de benodigde energie. Bovendien kan de instelling van de latentiebeperking zoveel mogelijk worden vergroot en heeft de waarde ervan weinig effect op het uiteindelijke resultaat van het stroomverbruik.
Onze andere producten:
